IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: TAKASHI HAGINO, ET AL) Group Art Unit:

For: METHOD FOR MANUFACTURING)
POLYCRYSTALLINE SEMICONDUCTOR) Before the Examiner
LAYERS AND THIN-FILM TRANSISTORS,)
AND LASER)

#4 2-6-03 Juri

CLAIM FOR PRIORITY

Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Enclosed herewith are certified copies of Japanese Application No. 2001-47181 filed on February 22, 2001. The enclosed Applications are directed to the invention disclosed and claimed in the above-identified application.

Applicants' hereby claim the benefits of the filings dates of February 22, 2001 to Japanese Application No. 2001-47181 under provisions of 35 U.S.C. 119 and the International Convention for the protection of Industrial Property.

If any fees are due with regard to this claim for priority, please charge them to Deposit Account No. 06-1130 maintained by Applicants' attorneys.

I certify that this correspondence is being deposited with the

United States Postal Service as Express mail in an envelope addressed to: U.S. Patent and Trademark Office, P.O. Box 2327

Arlington, VA. 22202 on

February 21, 2002
(Date of Deposit)

NIOTA M. DELAS
(Name of Person Mailing Paper)

Signature

EL 564088406 US

Express Mail Label

Respectfully submitted,

TAKASHI HAGINO, ET AL

CANTOR COLBURN LLP Applicants' Attorneys

Lisa A. Bongiovi

Registration No. 48,933

Date:

February 22, 2002

Address:

55 Griffin Road South, Bloomfield, Connecticut 06002

Telephone:

(860) 286-2929

Customer No. 023413

Translation of Priority Certificate



JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

February 22, 2001

Application Number:

Patent Application Control of the Control

[ST. 10/C]:

No. 2001-047181 [JP2001-047181]

Applicant(s):

SANYO ELECTRIC CO., LTD.

February 8, 2002

Commissioner, Japan Patent Office

Kozo Oikawa

Priority Certificate No. 2002-3006103

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月22日

出 願 番 号

Application Number:

特願2001-047181

[ST.10/C]:

[JP2001-047181]

出 願 人
Applicant(s):

三洋電機株式会社

2002年 2月 8日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 KHB1010003

【提出日】 平成13年 2月22日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/477

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 萩野 隆志

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 今尾 和博

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 脇田 賢

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 門前 俊夫

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 尾方 秀謙

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 中西 史朗

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

森本 佳宏

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100075258

【弁理士】

【氏名又は名称】

吉田 研二

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】

100081503

【弁理士】

【氏名又は名称】 金山 敏彦

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】

100096976

【弁理士】

【氏名又は名称】

石田 純

【電話番号】

0422-21-2340

【手数料の表示】

【予納台帳番号】

001753

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 多結晶半導体層の製造方法及びレーザアニール装置

【特許請求の範囲】

【請求項1】 非晶質半導体層に対してレーザアニールを施して多結晶半導体層を製造する方法において、

前記アニールを低真空雰囲気で行うことを特徴とする多結晶半導体層の製造方法。

【請求項2】 請求項1に記載の多結晶半導体層の製造方法において、

前記アニールは、1.3×10³Pa程度~1.3Pa程度の圧力範囲で行う ことを特徴とする多結晶半導体層の製造方法。

【請求項3】 請求項1又は2に記載の多結晶半導体層の製造方法において

前記アニールに際し、アニール雰囲気中には安定ガスが含まれていることを特 徴とする多結晶半導体層の製造方法。

【請求項4】 アニールチャンバ内に配置される処理対象にチャンバ窓を介してレーザ光を照射するレーザアニール装置において、

アニール中の前記アニールチャンバ内に安定ガスを導入する導入部と、

前記アニールチャンバ内を減圧するポンプと、

前記アニールチャンバ内の圧力を1. $3 \times 10^3 P$ a 程度 ~ 1 . 3 P a 程度の圧力範囲に制御する圧力制御部と、を備えることを特徴とするレーザアニール装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、レーザアニールを用いた非晶質半導体層の多結晶化処理に関する

[0002]

【従来の技術】

多結晶シリコン (p-Si) を能動層に用いた薄膜トランジスタ (以下、TF ・

T)は、非晶質シリコン(a-Si)を用いたTFTと比較すると、スイッチ能力が高く、また自己整合によって能動層のチャネル位置を決められるので素子小型化、CMOS化が可能であるといった特徴がある。このため、アクティブマトリクス型のフラットパネルディスプレイ(例えば液晶表示装置)などの画素スイッチ素子や内蔵ドライバとして、実用化が始まりつつある。

[0003]

多結晶シリコン膜は、成膜した非晶質シリコン膜を加熱して多結晶化することで形成できるが、シリコン膜を形成する基板として、現在、安価で大型化が容易であるが融点の低いガラス基板が採用されることが多い。多結晶化の方法としては固相成長法の他、短時間ランプアニール(RTA)、レーザアニール等が提案されているが、ガラス基板が低融点であることを考慮すると、現在のところ、低温処理の可能なレーザアニールが多結晶化アニールとして有効と考えられている

[0004]

上記レーザアニールは、図4に示すように、被処理対象200をアニールチャンバ100の中に置き、チャンバに形成された窓(プロセスウィンドウ)120を介してチャンバ外側に配置された光源より被処理対象にレーザ(エキシマレーザ)を照射する。アニール処理雰囲気として、常圧、窒素雰囲気を採用するとアニール処理のスループットが高く生産性に優れるため、現在多結晶シリコン層の量産には、この常圧、窒素雰囲気での多結晶化レーザアニール処理の採用が試みられている。

[0005]

【発明が解決しようとする課題】

アニール時におけるチャンバ内の処理雰囲気は、p-Siの表面荒さや、結晶性を左右する重要なファクターの一つである。上記常圧、窒素雰囲気でのエキシマレーザアニールは、多結晶シリコン膜の高い生産性を実現できるが、本出願人の研究の結果、上記常圧、窒素雰囲気の条件は、p-Siの表面荒さの制御が難しく、非常に表面の荒い膜になってしまうことが判明した。この表面荒さの問題を解消するためには、図4のような排気ポンプ300を設けてチャンバ100内

を真空としてアニールを実行すればよい。

[0006]

しかしながら、真空雰囲気でエキシマレーザアニールを行うと、アニールチャンバのプロセスウィンドウ内側が汚れてしまうという問題が発生することが判明した。そして、この汚れの速度は非常に速いため、極めて短いサイクルで汚れを除する処置を施さなければならず、量産機の多結晶化レーザアニール条件に、このような真空雰囲気を採用することは難しいという問題がある。

[0007]

そこで、本発明では、表面が平滑な多結晶半導体膜を形成でき、かつ、プロセスウィンドウの汚れの少ない量産に適したレーザアニール方法を実現することを目的とする。

[0008]

【課題を解決するための手段】

上記目的を達成するためにこの発明は、非晶質半導体層に対してレーザアニールを施して多結晶半導体層を製造する方法において、前記アニールを低真空雰囲気で行うことを特徴とする。

[0009]

本発明の他の特徴は、上記レーザアニールを 1.3×10^3 Pa程度 ~ 1.3 Pa程度の低真空圧力範囲で行うことである。

[0010]

また、本発明において、上記アニールに際し、アニール雰囲気中には安定ガス が含まれていることを特徴とする。

[0011]

上述のように、常圧窒素雰囲気下でのレーザアニールで形成した多結晶半導体層は平滑性が低い。これは、アニール雰囲気に窒素が存在するので、非晶質半導体層の表面に多少の窒素反応膜が形成され、この窒化膜の蓄熱作用などにより非晶質半導体層に対するレーザアニール条件が部分的に設定からずれたり、ばらつくことで多結晶の粒径に差が発生することが原因の一つとして考えられている。従って、高真空条件でレーザアニールを実行すれば、膜表面に反応物が形成され

ず、表面の平滑性を保って多結晶半導体層を形成することが可能となるのである。ところが、アニールチャンバ内が真空であると、気体分子などの平均自由行程が増大するため、レーザ照射によりチャンバ内の半導体層周辺で飛散した粒子がチャンバの窓まで到達して窓に付着し、これが窓の汚れを引き起こすと考えられている。

[0012]

本発明では、レーザアニール条件を低真空、例えば1.3×10³Pa程度~1.3Pa程度の圧力範囲とすることで、非晶質半導体層表面に反応物などが付着することを防いで表面平滑性の高い多結晶半導体膜を製造することを可能とする。さらに、真空(高真空)と比較して分子の平均自由行程を減少させることができるので、チャンバ窓の汚れ速度を十分遅くすることができる。従って粒径の揃った平坦な表面の多結晶半導体層を高い生産性にて製造することが可能となる

[0013]

また、本発明の他の特徴は、アニールチャンバ内に配置される処理対象にチャンバ窓を介してレーザ光を照射するレーザアニール装置において、アニール中の前記アニールチャンバ内に安定ガスを導入する導入部と、前記アニールチャンバ内を減圧するポンプと、前記アニールチャンバ内の圧力を1. $3 \times 10^3 \, \mathrm{Pa}$ 程度~1. $3 \, \mathrm{Pa}$ 程度の圧力範囲に制御する圧力制御部と、を備えることである。

[0014]

このような装置構成とすれば、アニールチャンバ内を表面平滑性の高い多結晶 半導体層を効率よく製造することができる。

[0015]

【発明の実施の形態】

以下、図面を用いてこの発明の好適な実施の形態(以下実施形態という)について説明する。

[0016]

図1は、この発明の実施形態に係るレーザアニール装置の概略構成を示している。装置は、被処理対象である非晶質半導体(a-Si)膜が形成された基板2

○○が載置されるアニールチャンバ1○○を有し、このチャンバ1○○にはガラスや石英などが用いられた透明なプロセスウィンドウ(チャンバ窓)12○が設けられている。この窓12○からは、所定の光学系を経て、図示しないエキシマレーザ光源(XeCl)からのパルスレーザ光がチャンバ1○○内の非晶質半導体膜に照射される。

[0017]

アニールチャンバ100には、マスフロー110が連結されており、ガス流量(質量)を制御しながら後述する安定ガスをチャンバ100内に導入している。また、チャンバ100には排気ポンプ150が連結され、また、この排気ポンプ150とチャンバ100内の間に排気量、つまり、チャンバ100内の真空度を制御するための圧力制御バルブ(コンダクタンスバルブ)140が設けられている。本実施形態では、ポンプ150でチャンバ100内を排気して一旦高真空状態とし、次に圧力制御バルブ140を調節し、かつ上記マスフロー110により所定の安定ガスをチャンバ100内に導入することで、レーザアニール時のチャンバ100内の圧力を低真空(約1.3×10³Pa~約1.3Pa)状態に維持する。また、処理温度は室温に設定している。

[0018]

マスフロー1 1 0 を介してチャンバ1 0 0 内に導入されるガスとしては、非晶質半導体膜のレーザアニール時、化学反応により半導体膜表面に酸化膜などを形成することのない N_2 、 H_2 、A r、N e などの安定ガス(不活性ガス)を用いることができる。本実施形態では、このうち N_2 を採用している。

[0019]

図2は、レーザアニールの圧力条件(横軸)と、得られた多結晶シリコン膜の表面荒さ(縦軸)との関係を示している。表面荒さ(nm)は、原子間力顕微鏡(AFM)を用いて測定された膜表面のピークーバレーの距離、つまり、膜の突出表面から膜下面までの距離を示すものであり、膜厚に膜表面の突出量を加えた値となっている。図2の例では、常温、窒素大気圧(760torr)でエキシマレーザアニールにより得たP-Si膜は、目標膜厚45nmに対し、表面荒さが90nm~100nm近くもある。つまり、この条件では、p-Si膜の膜厚

が2倍近くもばらついた荒い表面形状であることがわかる。p-Si膜は、薄膜トランジスタの能動層としての用途があるが、特に、このようなp-Si膜を能動層とし、これより上層にゲート電極を形成するトップゲート型トランジスタを形成する場合、能動層に大きな凹凸が発生するとその上層にゲート電極を精度良く形成することができない。従って、トランジスタの特性にばらつきが発生したり、接触不良や断線などを発生させたりすることも考えられる。

[0020]

これに対して、本実施形態のように常温、窒素低真空(約1. 3×10^3 Pa ~約1. 3 Pa)条件でレーザアニールした p-S i 膜の表面荒さは、図2の例では60 n m付近である。これは、高真空条件(図2では 1×10^{-6} t o r r : 1. 3×10^{-4} Pa)で多結晶化した p-S i 膜と同程度の表面荒さとなっており、膜の平滑性が非常に向上していることがわかる。このため、トップゲート型トランジスタとしてこの p-S i 膜を用いた場合にも、電気的、構造的なプロセスマージンを十分確保することができる。

[0021]

なお、ボトムゲート型トランジスタにこの p - S i 膜を用いた場合にも同様に 電気的、構造的なプロセスマージンを十分確保することができる。

[0022]

図3は、レーザアニール装置におけるパルス状エキシマレーザのショット数とその時形成されるp-Si膜の粒径(任意単位)との関係を示している。なお図3は、レーザ光としてXeC1を用いたエキシマレーザを採用し、レーザパワーを300~350mJ/cm²とした場合の特性である。多結晶化のためのレーザアニールでは、光学系によってレーザ光を所定の矩形形状に整形し、前の照射領域に対し次の照射領域が所定量(例えば、5 μ m~20 μ m)づつずれるように、レーザ光を走査して1ショットづつ照射位置を変えて非結晶シリコン膜に照射する。

[0023]

図3において、膜平滑性に優れた高真空条件の場合、初期のころに形成された p-Si膜は大きなグレインサイズ(粒径)が実現されており、図3ではそのと きのグレインサイズを100としている。しかし、装置のトータルショット数が増加するに従い得られるp-Si膜のグレインサイズが低下している。トータルショット数が9×10⁵回程度に到達した時点で、形成されたp-Si膜のグレインサイズは初期状態のグレインサイズの70%程度にしか達していない。p-Si膜のグレインサイズは、これを用いて薄膜トランジスタを形成した場合、トランジスタの特性に大きな影響を及ぼすため、粒径の大きな変化は許容できない

[0024]

ショット数の増加に伴うp-Si膜の粒径の低下は、アニールチャンバ100のチャンバ窓120が汚れてレーザ光透過率が低下し、非晶質シリコン膜に供給されるレーザビームエネルギーが減少するためであると考えられる。そして、窓120の汚れにより、透過率が $4\sim5$ %程度低下するだけで、p-Si膜の粒径に大きな影響を与えてしまう。高真空条件(1.3×10 $^{-3}$ Pa:1×10 $^{-5}$ torr)のアニールでは、3×10 5 回で窓120の汚れが顕著となるため、高真空条件でのアニールを1日続けたとすると、(もちろん照射レーザパワなどにもよるが)1日に何十回も窓120のクリーニング処理が必要となると考えられる。従って、高真空条件は、p-Si膜の量産のためのレーザアニール装置に採用することは極めて困難である。

[0025]

これに対して本実施形態のように低真空条件(ここでは1.3×10 3 Pa: 10torr)でレーザアニールすることで、図3に示すように、ショット数が 9×10^5 回程度の時点でも得られるp-Si膜の粒径は、初期状態の時の粒径と変わらない。これは、低真空条件では、チャンバ100内で分子などが飛散しても、チャンバ100内の安定ガス等の存在により分子の平均自由行程が減少するため、汚れ成分が窓120まで到達し難くなるためであると考えられる。そして、低真空条件でレーザアニールを行えば、窓120の清掃頻度は、例えば1日に1回、数週間に1回などとすることができ、生産性を下げることなく、均一な粒径で平滑性の高い多結晶シリコン膜を形成することができる。

[0026]

【発明の効果】

以上説明したように、この発明においては、低真空レーザアニールによって平 滑性が高くかつ安定した多結晶半導体膜を高い生産性で形成することが可能とな る。

【図面の簡単な説明】

- 【図1】 本発明の実施形態に係るレーザアニールの概略構成を示す図である。
- 【図2】 レーザアニールの圧力条件と得られるp-Siの表面荒さとの関係を示す図である。
- 【図3】 レーザのショット数と得られるp-Si膜の粒径との関係を示す 図である。
 - 【図4】 従来のレーザアニール装置の構成を示す図である。


【符号の説明】

100 アニールチャンバ、110 マスフロー、120 チャンバ窓(プロセスウィンドウ)、140 圧力制御バルブ(コンダクタンスバルブ)、150 排気ポンプ、200 被処理基板(非晶質半導体層)


【書類名】

図面

【図1】




【図2】




圧力 (torr: 1 torr≒133Pa)

【図3】



【図4】



【書類名】

要約書

【要約】

【課題】 レーザを用いた多結晶化アニールにおける生産性向上と得られる多結 晶半導体膜の表面の平滑性向上とを両立すること。

【解決手段】 アニールチャンバ100内に配置される非晶質半導体層にチャンバ窓120を介してレーザ光を照射して多結晶化するレーザアニールに際し、アニールチャンバ100内を常温で低真空(1.3×10³Pa程度~1.3Pa程度)とする。また、この雰囲気中には、窒素、水素、アルゴン等の安定ガスを導入しておく。常圧でなく、低真空であることで、多結晶半導体層の表面の平滑性が高真空アニールと同等に高く、一方高真空と異なり、チャンバ窓120の汚れが少ないので生産性を向上させることができる。

【選択図】 図1

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社